Modelsim使用詳解(一)
時(shí)間:2018-08-15作者:華清遠(yuǎn)見
FPGA的設(shè)計(jì)過程中,modelsin是我們常用的工具之一,大部分FPGA的初學(xué)者對Modelsim的使用不熟練,也只能使用簡單的一部分,其實(shí)它的功能很強(qiáng)打,在這里我就modelsim的使用寫個(gè)詳細(xì)文檔,希望對初學(xué)者有幫助。 共13部分,今天先寫第一部分,每周寫一部分,大家要有耐心,嘿嘿。 一、概述 ModelSim能夠?qū)HDL、Verilog、SystemVerilog、SystemC和混合語言設(shè)計(jì)的仿真和驗(yàn)證。 有三種仿真模式 (1)基本仿真流程,這是簡單的仿真方法,不用建立工程
創(chuàng)建work庫:打開modelsim,在file菜單下,點(diǎn)new-library
Work 是modelsim默認(rèn)的庫,也可以改成自己有含義的名字, 也可以通過輸入命令建立庫 如在modelsim〉 vlib wwww回車,則建立了wwww庫 編譯文件 建立庫完成后,你該把你的設(shè)計(jì)文件在庫里面進(jìn)行編譯,方法有菜單操作和命令輸入兩種菜單操作:在copile菜單下點(diǎn)compile選項(xiàng),或 在modelsim〉下輸入 vcom ,回車。
運(yùn)行仿真 編譯完成后,喚醒testbench文件進(jìn)行仿真,在菜單simulate菜單下點(diǎn)擊start simulate….按鈕或在命令行輸入Vsim命令,回車
在菜單欄,點(diǎn)擊view- Debug Windows –Wave,打開wave窗口,
添加需觀測的信號(hào)進(jìn)入波形文件。可以右鍵添加,也可以用鼠標(biāo)直接拖進(jìn)wave中
運(yùn)行 輸入 run 100ns回車 或simulate—run—run 100ns 或
觀看仿真波形
(2)通過建立項(xiàng)目進(jìn)行仿真 仿真流程如下圖
首先建立一個(gè)工程
添加文件
編譯文件 菜單操作:在copile菜單下點(diǎn)compile all選項(xiàng),或 在modelsim〉下輸入 vcom ,回車在工程目錄下編譯文件
運(yùn)行仿真,此過程同前面相同添加信號(hào)進(jìn)入波形文件 運(yùn)行 上面三過程均與前面相同。 (3)多個(gè)庫的仿真流程 在modelsim仿真中,也可以使用多個(gè)庫進(jìn)行仿真,仿真流程如下。
前兩個(gè)步驟與前面相同,鏈接資源庫,在命令欄輸入Vlog,回車,然后選擇要編譯的源庫。 相關(guān)資訊
發(fā)表評論
|
全國咨詢電話:400-611-6270,雙休日及節(jié)假日請致電值班手機(jī):15010390966
在線咨詢: 曹老師QQ(3337544669), 徐老師QQ(1462495461), 劉老師 QQ(3108687497)
企業(yè)培訓(xùn)洽談專線:010-82600901,院校合作洽談專線:010-82600350,在線咨詢:QQ(248856300)
Copyright 2004-2018 華清遠(yuǎn)見教育科技集團(tuán) 版權(quán)所有 ,京ICP備16055225號(hào),京公海網(wǎng)安備11010802025203號(hào)